“通過與(yu) Cadence合作，我們(men) 提高了28納米設計的效率，”Avago的ASIC產(chan) 品部門副總裁兼總經理Frank Ostojic說，“EDI係統的最新GigaOpt技術可幫助改善運行時間，這對於(yu) 我們(men) 大型設計的上市時間非常重要。”

EDI係統提供了一種有效的方法優(you) 化高性能、千兆級設計的功耗、性能和麵積。此外，EDI係統中內(nei) 嵌的“設計內(nei) ”簽收功能可確保實現期間的時序與(yu) 功耗計算與(yu) 簽收引擎最後生成的計算結果之間的相關(guan) 性，減少實現與(yu) 簽收階段之間的迭代次數，為(wei) 設計團隊提高效率。

“Avago 麵臨(lin) 著巨大的挑戰，要迅速將極其複雜的設計打入市場，同時又要保持其高指標，確保做出高質量的芯片，”Cadence矽實現部門研發高級副總裁Chi- Ping Hsu博士說，“EDI係統有GigaOpt引擎等多種先進技術，能夠幫助Avago達成其大型項目的功耗、性能與(yu) 麵積要求。”

GigaOpt 技術是今年初EDI係統剛剛推出的一種獨特的技術，綜合了物理感知型綜合技術與(yu) 物理優(you) 化，實現更快的時序閉合與(yu) 更好的相關(guan) 結果。這是一種功能強大的優(you) 化技術，在尖端的高性能處理器中應用多線程處理。在Avago最新的28納米設計中，GigaOpt的“route-driven”優(you) 化技術會(hui) 在流程中較早階段就考慮到布線層的因素，能夠極大改進時序優(you) 化的最終結果。