作者：泰克科技

由於(yu) 5G和IoT互聯設備及相關(guan) 高帶寬要求預計將大幅度攀升，所以數據中心運營商需要遷移到帶寬更高的網絡，其中的帶寬要超過當前通常使用的100GB以太網(100GE)。遷移到下一代400GE網絡要求更快速的內(nei) 存和更高速的串行總線通信。除了把以太網接口升級到400GE，服務器還需要采用速度更高的串行擴展總線接口和內(nei) 存。

PCIe(PCI Express)擴展總線現在正遷移到最新標準化的PCIe 5.0，也稱為(wei) PCIe Gen5。與(yu) 此同時，DDR(雙倍數據速率)內(nei) 存也正從(cong) DDR4.0遷移到DDR≈5.0。PCIe Gen5規範是PCI-SIG開發的PCIe4.0標準的快速晉升增強版本。PCI-SIG是一家標準機構，規定了所有PCIe規範。隨著PCIe 5.0插件機電(CEM)規範的最終確定，PCIe 5.0標準最近完成並於(yu) 2021年6月發布，這是2019年發布的現有PCIe 5.0基本(矽)規範的姊妹篇。

PCIe標準演進，傳(chuan) 輸速度翻番

最初的並行PCI總線於(yu) 1992年問世，旨在擴展個(ge) 人電腦的功能，允許添加顯卡和網卡及許多其他外設。PCIe是一種高速串行總線，旨在代替PCI及其他現有的傳(chuan) 統接口，如PCI-X(PCIeXtended)和AGP(加速圖形端口)。PCIe不僅(jin) 吞吐量高，而且體(ti) 積小，鏈路寬度可以在×1路、×2路、×4路、×8路、×16路間擴充。PCIe基於(yu) 根複數(係統/主機)與(yu) 端點(插件)之間的點到點總線拓撲，支持基於(yu) 包的全雙工通信。

圖1：PCIe雙工鏈路通信

PCIe1.0標準在2003年問世，提供了2.5G傳(chuan) 送/秒(2.5GT/s)的速率。PCIe目前提供2.5GT/s~32GT/s的速率。PCIe 5.0把PCIe4.0傳(chuan) 送速率翻了一番，從(cong) 16GT/s提高到32GT/s，但沒有提供任何新增功能，因為(wei) 當時的目標是在最短的時間內(nei) 提供額外的速度。

目前發布的所有PCIe標準都采用非歸零(NRZ)信令。但是，PCI-SIG目前正在開發PCIeGen6規範，將再次把傳(chuan) 送速率翻一番，達到64GT/s，將從(cong) NRZ信令遷移出去。而Gen6第六代規範將采用PAM-4信令，以及低時延FEC(前向糾錯)技術來改善數據完整性。

所有PCIe標準都必須向下兼容，也就是說，PCIe 5.0(32GT/s最大數據速率)還必須支持2.5GT/s、5GT/s、8GT/s、16GT/s及32GT/s。

表一：PCIe規範時間線

表二：PCIe通路和鏈路速度

PCIe一致性測試，麵臨(lin) 特定挑戰

PCI-SIG是非專(zhuan) 有PCI技術標準和相關(guan) 規範的開發者，PCIe現在已經成為(wei) 服務器事實上的標準。PCI-SIG規定了PCI規範，以支持要求的I/O功能，同時向下兼容以前的規範。為(wei) 了能夠在整個(ge) 行業(ye) 內(nei) 采用PCI技術，PCI-SIG同時支持互操作能力和一致性測試，包括實現一致性必需執行及通過的測試。

PCI-SIG允許會(hui) 員針對其他會(hui) 員產(chan) 品和測試套件進行互操作能力測試，參加測試的產(chan) 品要麽(me) 通過測試，要麽(me) 未通過測試。為(wei) 了通過正式的一致性測試，產(chan) 品必須通過至少80%的互操作能力測試，並通過所有標準性的一致性測試。

PCIe 5.0麵臨(lin) 特定的挑戰。PCIe4.0的最大數據速率是16GT/s，是PCIe上一代的速度加強規範，經驗證實現起來要比以前的標準更難。在PCIe 5.0中，計算機PCIe通道和主板都麵臨(lin) 著明顯的挑戰，因為(wei) 要處理32GT/s數據速率。除了在較低數據速率遇到的挑戰外，PCIe 5.0設備預計還會(hui) 遇到明顯的信號完整性挑戰。泰克擁有針對所有數據速率(Tx、Rx和PLL帶寬)的PCI-SIG批準的測試套件。

圖2：泰克PCIe Gen5Tx一致性測試解決(jue) 方案

泰克是PCI-SIG的主要貢獻者，為(wei) PCIe4.0和5.0物理層測試規範做出了重大貢獻，為(wei) 確定PCIe6.0Tx/Rx測量方法做了大量探尋道路式的試驗。泰克還在PCIe標準開發和實現過程中在一致性和互操作能力測試方麵發揮了關(guan) 鍵作用。

PCIe 5.0發射機測試，適當的測試設備和自動化軟件至關(guan) 重要

在開發PCIe Gen5發射機器件時，不管是在基本(芯片)級還是在CEM(係統和插件)級，都將要求芯片級驗證(通常由PHYIP公司執行)和預一致性測試，然後才能把器件提交給PCI-SIG進行正式的一致性測試。因此，獲得適當的測試設備及相關(guan) 自動化軟件至關(guan) 重要。

PCIe一致性測試包括：

●電氣測試-評估平台、插件發射機(Tx)和接收機(Rx)特點

●配置測試-評估PCIe器件中的配置空間

●鏈路協議測試-評估器件的鏈路級協議特點

●交易協議測試-評估器件的交易級協議特點

●平台Bioses測試-評估Bioses識別和配置PCIe器件的能力

在電氣測試方麵，它分成兩(liang) 套測量，一套是基本級，一套是CEM級。這些測試又分為(wei) 標準性測試和參考性測試：

表三、四：PCIe基本和CEM一致性測量

圖3：眼圖

這兩(liang) 類測量都要求高帶寬實時示波器，要能夠捕獲數據波形。然後采用後處理技術，進行基本規範和CEM規範中要求的相應的電壓和定時測量。不相關(guan) 抖動考查在去除包和通道碼間幹擾(ISI)後係統固有的抖動。除了抖動外，示波器還要進行眼高和眼寬測量。基本規範中規定了大量的“一致性測試碼型”。推薦使用包含多次發生的整個(ge) 一致性測試碼型的波形記錄，來構建代表性眼圖。

在器件的基本Tx測試中，規範規定直接在發射機的引腳上進行測量。如果不能直接接入，那麽(me) 測試點應盡可能靠近器件引腳。如果用戶很好地了解S參數，那麽(me) 通過物理複現通道或仿真，可以反嵌任何接續通道損耗。從(cong) 4.0規範開始，描述了另一種反嵌技術，在波形後處理過程中，對不相關(guan) 抖動測量應用CTLE(連續時間線性均衡)，可以有效消除直到引腳的ISI。

圖4/5：Tx均衡器預置

提交PCI-SIG認證的任何PCIe 5.0產(chan) 品，都必須使用規定的Tx均衡器設置預置成功地通過一致性測試，支持速度從(cong) 2.5GT/s直到32GT/s。這些預置用來均衡碼流內(nei) 部的頻率相關(guan) 衰減差引起的碼間幹擾，改善了信號完整性。每個(ge) 預置都是下衝(chong) (光標前)和去加重(光標後)的特定組合。

目前有各種特定實現方案，讓DUT發射機掃描通過各種數據速率和TxEQ預置。但是，基本規範規定了一種常用的方法，其中向接收機的通路0傳(chuan) 送一個(ge) 100MHz時鍾突發。這可以采用任意函數發生器(AFG)自動實現。

對最大速率為(wei) 32GT/s的PCIe鏈路，基本時鍾(Refclks)存在著新的驗證挑戰。基本規範已經與(yu) 數據速率成比例擴大抖動極限，但Gen5不成比例地把極限下降到150fs。這種高頻抖動測量要求正確應用公共時鍾傳(chuan) 送功能，並考慮最壞情況傳(chuan) 送延遲。這一最新版規範還把測量從(cong) 基本級規範(芯片級)推高到是CEM規範要求(外表級)，必需滿足一致性測試。

圖6：CEM插件PCIe 5.0一致性測試及自動預置切換

泰克PCIe解決(jue) 方案，讓一致性測試更有信心

示波器帶寬和采樣率要求。對基本Tx測試，每條PCIe 5.0通路以16GHz速率運行(因為(wei) 兩(liang) 個(ge) 比特可以在一個(ge) 周期中發送)，三階諧波達到48GHz。由於(yu) 在三階諧波以上沒有太有效的信號信息，所以PCIe 5.0基本Tx測試隻需50GHz帶寬的實時示波器。對CEMTx測試，要在最壞情況通道的末端附近進行測量，減少了高頻內(nei) 容，要求33GHz的帶寬。為(wei) 確保充足的波形後處理(SigTest)，要求每個(ge) 單位間隔最少4個(ge) 點，CEM允許最多2xsinx/x插補，所以最低采樣率要達到128GS/s。

自動一致性測試。在一致性測試中，手動執行分析既耗時又容易出錯。為(wei) 節省時間，最好使用自動化軟件，其不僅(jin) 可以減少工作量，還可以加快一致性測試速度。對電氣驗證，PCI-SIG提供了SigTest離線分析軟件，使用示波器采集的數據執行分析。自動化軟件還控製被測器件(DUT)，使用任意函數發生器作為(wei) 碼型源，讓DUT自動通過一致性測試所需的各種速度、去加重和預置。

一輪完整的一致性測試要求在不同的DUT設置下每條通路采集多個(ge) 波形。這個(ge) 波形集合將按需要分析的通路數(最多16條)提高。軟件要能夠管理和存儲(chu) 分析及未來參考要求的數據，這對任何一致性測試解決(jue) 方案來說都是一個(ge) 重要指標。自動化軟件還可以調節示波器水平和垂直設置及采集度。除了配置和分析外，還可以使用自動化軟件管理采集的多個(ge) 波形。

自動化軟件可以選擇數據速率、電壓擺幅、預置和要執行的測試。它還可以提供選項，嵌入包參數模型，反嵌電纜、測試夾具或到達規範規定的目標測試點所需的其他元素。來自軟件的分析結果通常可以匯編成PDF或HTML格式的報告，可以包括通過/未通過測試摘要、眼圖、設置配置和用戶備注。

通過使用泰克DPO70000SX係列示波器和AFG31252任意函數發生器，PCI Express Gen1/2/3/4/5解決(jue) 方案可以在基本級(芯片)和CEM級(係統和插件)自動進行發射機驗證和一致性測試。

TekExpress PCIe 5.0 Tx自動軟件功能：

使DUT自主步進通過不同的速度、碼型和TxEQ預置

在進行測量前，在發射機上檢驗信號是否正確

執行通道和包嵌入和反嵌

支持SigTest和SigTest Phoenix各版軟件和模板文件

使用Silicon Labs.“PCIe時鍾抖動工具”和泰克DPOJET軟件進行100MHz參考時鍾抖動和信號完整性測量

在曆史上，當新一代PCIe器件進入一致性測試時，很大一部分器件在進行PHY和鏈路訓練一致性測試時，會(hui) 在第一次互操作能力講習(xi) 會(hui) 中通不過測試。在PCI-SIG講習(xi) 會(hui) 前，確保完善的示波器、AFG、BERT(用於(yu) Rx測試)和自動化軟件解決(jue) 方案到位至關(guan) 重要。泰克PCIe測試和調試Tx、Refclk和Rx解決(jue) 方案可以在互操作能力測試前引導您完成一致性測試和調試，確保您的設計滿懷信心地滿足PCI-SIG PCIe標準要求。