簡介

本信號鏈電源優(you) 化係列文章的第1部分討論了如何量化電源噪聲以確定其影響信號鏈器件的哪些參數。通過確定信號處理器件可以接受而不影響其所產(chan) 生信號的完整性的實際噪聲限值，可以創建優(you) 化的配電網絡(PDN)。在第2部分中，該方法被應用於(yu) 高速模數和數模轉換器，證明將噪聲降低到必要水平並不一定要提高成本、增加尺寸、降低效率。這些設計參數實際上可以在一個(ge) 優(you) 化的電源解決(jue) 方案中滿足。

本文重點關(guan) 注信號鏈的另一部分——RF收發器。本文將探討器件對來自各電源軌的噪聲的敏感度，確定哪些器件需要額外的噪聲濾波。本文提供了一種優(you) 化的電源解決(jue) 方案，並通過將其SFDR和相位噪聲性能與(yu) 當前PDN（當連接到RF收發器時）進行比較來進一步驗證。

優(you) 化ADRV9009 6 GHz雙通道RF收發器的電源係統

ADRV9009是一款高集成度射頻(RF)、捷變收發器，提供雙通道發射器和接收器、集成式頻率合成器以及數字信號處理功能。這款IC具備多樣化的高性能和低功耗組合，可滿足3G、4G和5G宏蜂窩時分雙工(TDD)基站應用要求。

圖1.ADRV9009雙通道收發器的標準評估板配電網絡。此設置使用一個(ge) ADP5054四通道穩壓器和四個(ge) LDO後置穩壓器來滿足噪聲規格，並最大限度地提高收發器的性能。目標是改善該解決(jue) 方案。

圖1顯示了ADRV9009雙通道收發器的標準PDN。PDN由一個(ge) ADP5054四通道開關(guan) 穩壓器和四個(ge) 線性穩壓器組成。這裏的目標是了解配電網絡的哪些性能參數可以改善，同時產(chan) 生的噪聲不會(hui) 降低收發器的性能。

如本係列文章所述1,2，為(wei) 了優(you) 化PDN，量化ADRV9009對電源噪聲的敏感度是必要的。ADRV9009 6 GHz雙通道RF收發器需要如下五個(ge) 不同的電源軌：

►1.3 V模擬(VDDA1P3_AN)

►1.3 V數字(VDDD1P3_DIG)

►1.8 V發射器和BB (VDDA_1P8)

►2.5 V接口(VDD_INTERFACE)

►3.3 V輔助(VDDA_3P3)

分析

圖2顯示了模擬電源軌（VDDA1P3_AN、VDDA_1P8和VDDA_3P3）的接收器1端口PSMR結果。對於(yu) 數字電源軌（VDDD1P3_DIG和VDD_INTERFACE），我們(men) 利用信號發生器能夠產(chan) 生的最大注入紋波在輸出頻譜中未產(chan) 生雜散，因此我們(men) 無需擔心最小化這些電源軌上的紋波。調製雜散幅度用dBFS表示，其中最大輸出功率(0 dBF)相當於(yu) 50Ω係統中的7 dBm或1415.89 mV p-p。

圖2.ADRV9009收發器的模擬電源軌在接收器1處的PSMR性能

對於(yu) VDDA1P3_AN電源軌，測量是在收發器板的兩(liang) 個(ge) 不同分支上進行。請注意，在圖2中，PSMR在<200kHz紋波頻率時低於(yu) 0 dB，表示這些頻率下的紋波產(chan) 生更高的相同幅度調製雜散。這意味著在200 kHz以下，接收器1對VDDA1P3_AN電源軌產(chan) 生的最小紋波也非常敏感。

VDDA_1P8電源軌在收發器板上分為(wei) 兩(liang) 個(ge) 分支：VDDA1P8_TX和VDDA1P8_BB。VDDA1P8_TX電源軌在100 kHz時達到最小PSMR，約為(wei) 27 dB，對應於(yu) 100kHz紋波的63.25 mV p-p，產(chan) 生2.77 mV p-p的調製雜散。VDDA1P8_BB在5 MHz紋波頻率時測量約11 dB的最小值，相當於(yu) 0.136 mV p-p的注入紋波產(chan) 生的0.038 mV p-p雜散。

VDDA_3P3數據顯示，在大約130 kHz及以下，PSMR低於(yu) 0 dB，表示接收器1處的RF信號對來自VDDA_3P3的噪聲非常敏感。該電源軌的PSMR隨著頻率提高而上升，在5 MHz達到72.5 dB。

總之，PSMR結果表明，在這些電源軌中，VDDA1P3_AN和VDDA_3P3電源軌噪聲最令人擔憂，貢獻了ADRV9009收發器最大部分的耦合到接收器1的紋波量。

圖3.ADRV9009收發器的模擬電源軌在接收器1處的PSRR性能

圖3顯示了ADRV9009模擬電源軌的PSRR性能。VDDA1P3_AN的PSRR在最高 1MHz時保持平坦，約為(wei) 60 dB；在5 MHz時略有下降，最小值為(wei) 46 dB。這可以被視為(wei) 5 MHz的0.127 mV p-p紋波，其產(chan) 生0.001 mV p-p雜散，該雜散與(yu) 調製RF信號一起位於(yu) LO頻率之上。

ADRV9009的VDDA1P8_BB電源軌的PSRR在5 MHz時達到約47 dB的最小值，而VDDA1P8_TX電源軌的PSRR不會(hui) 低於(yu) 約80 dB。在1 MHz以下的頻譜中，VDDA_3P3的PSRR高於(yu) 所示的90 dB。測量在90 dB時發生削波，因為(wei) 最高1 MHz的最大注入紋波為(wei) 20 mV p-p——這不夠高，無法產(chan) 生高於(yu) 本振的本底噪聲的雜散。該電源軌的PSRR高於(yu) 所示的1 MHz以下的情況，因為(wei) 隨著頻率提高，它在4 MHz時下降到76.8 dB，其最低值在10 kHz至10 MHz範圍內(nei) 。

與(yu) PSMR結果類似，PSRR數據表明，耦合到本振頻率（特別是高於(yu) 1 MHz）的大部分噪聲來自VDDA1P3_AN和VDDA_3P3電源軌。

為(wei) 了確定電源是否能夠滿足噪聲要求，測量直流電源的紋波輸出，並繪製一個(ge) 100 Hz至100 MHz頻率範圍的波形，例如圖4所示。在該頻譜上增加一個(ge) 覆蓋層：調製信號上將出現邊帶雜散的閾值。覆蓋的數據是通過在幾個(ge) 參考點將正弦紋波注入到指定電源軌而獲得的，用以了解什麽(me) 紋波水平產(chan) 生邊帶雜散，如本係列的第1部分所討論的。

圖4至圖6中所示的閾值數據是針對收發器最敏感的三個(ge) 電源軌的。圖中顯示了不同DC-DC轉換器配置、使能/未使能展頻(SSFM)、通過LDO穩壓器或低通(LC)濾波器進行更多濾波等情況下的電源軌頻譜。這些波形是在電源板上測量，並留下了比噪聲限值低6 dB甚至更多的裕量。

圖4.為(wei) VDDA1P3_AN電源軌供電的LTM8063（不同配置）的輸出噪聲頻譜，

以及該電源軌允許的最大紋波。

測試

圖4顯示了VDDA1P3_AN電源軌的雜散閾值，以及LTM8063 µModule®穩壓器不同配置的實測噪聲頻譜。 如圖4所示，在禁用展頻(SSFM)的情況下，使用LTM8063為(wei) 電源軌直接供電，在LTM8063的基波工作頻率和諧波頻率處產(chan) 生超過閾值的紋波。具體(ti) 說來，紋波在1.1 MHz時超過限值0.57 mV，表明需要後置穩壓器和濾波器的某種組合來抑製開關(guan) 穩壓器的噪聲。

如果僅(jin) 增加LC濾波器（無LDO穩壓器），則開關(guan) 頻率處的紋波剛剛達到最大允許的紋波——可能沒有足夠的設計裕量來確保收發器性能最佳。增加ADP1764 LDO後置穩壓器並開啟LTM8063的展頻模式，可以降低整個(ge) 頻譜上的基波開關(guan) 紋波幅度及其諧波，以及SSFM在1/f區域中引起的噪聲峰值。 通過開啟SSFM並增加LDO穩壓器和LC濾波器，可以實現最佳效果，降低開關(guan) 動作所引起的剩餘(yu) 噪聲，給最大允許紋波留下約18 dB的裕量。

展頻將噪聲擴散到更寬頻帶上，從(cong) 而降低開關(guan) 頻率及其諧波處的峰值和平均噪聲。這是通過3 kHz三角波上下調製開關(guan) 頻率來做到的。這會(hui) 在3 kHz處引入新的紋波，LDO穩壓器會(hui) 進行處理。

使能SSFM後，由此產(chan) 生的低頻紋波及其諧波在圖5和圖6所示的VDDA_1P8和VDDA_3P3輸出頻譜中顯而易見。如圖5所示，使能SSFM時LTM8074的噪聲頻譜為(wei) VDDA_1P8電源軌的最大允許紋波提供最小約8 dB的裕量。因此，滿足此電源軌的噪聲要求不需要後置穩壓器濾波。

圖5.為(wei) VDDA_1P8電源軌供電的LTM8074（SSFM開啟）的輸出噪聲頻譜，以及該電源軌允許的最大紋波。

圖6.為(wei) VDDA_3P3電源軌供電的LTM8074（不同配置）的輸出噪聲頻譜，以及該電源軌允許的最大紋波。

請注意電源軌對低頻紋波的敏感性，因為(wei) 此噪聲可能在3.3 V供電的時鍾中引起相位抖動。

圖6顯示了LTM8074 μModule穩壓器不同配置的噪聲頻譜，以及3.3V VDDA_3P3電源軌的最大噪聲要求。對於(yu) 此電源軌，我們(men) 使用LTM8074 Silent Switcher®μModule穩壓器來分析結果。僅(jin) 使用LTM8074的配置（無濾波器或LDO後置穩壓器）產(chan) 生的噪聲超過限值，無論是否使能展頻模式。

兩(liang) 個(ge) 備選配置的結果符合>6 dB裕量的噪聲規格：未使能SSFM的LTM8074加上LC濾波器，以及使能SSFM的LTM8074加上LDO後置穩壓器。雖然二者均以充足的裕量滿足了要求，但LDO後置穩壓器解決(jue) 方案在此更有優(you) 勢。這是因為(wei) VDDA_3P3電源軌還提供3P3V_CLK1時鍾電源，因此1/f噪聲的減少相對更重要——如果不予處理，這裏的噪聲可以轉化為(wei) 本振中的相位抖動。

圖7.使用LTM8063和LTM8074 μModule穩壓器的ADRV9009收發器優(you) 化PDN

優(you) 化解決(jue) 方案

基於(yu) 上述測試結果，圖7顯示了一種優(you) 化解決(jue) 方案，當用在ADRV9009收發器板上時，它能提供>6 dB的噪聲裕量。

表1顯示了優(you) 化PDN與(yu) 標準PDN的對比。組件大小減小29.8%，效率從(cong) 66.9%提高到69.9%，整體(ti) 節能0.5 W。

表1.ADRV9009優(you) 化PDN與(yu) 當前PDN的比較

為(wei) 了驗證該優(you) 化電源解決(jue) 方案在係統噪聲性能方麵的效果，我們(men) 執行了相位噪聲測量。將圖7中的優(you) 化解決(jue) 方案與(yu) 控製案例——ADRV9009評估板的工程版本，即使用圖1所示PDN的AD9378評估板——進行比較。使用相同電路板，但采用圖7所示的PDN，比較相位噪聲結果。理想情況下，優(you) 化解決(jue) 方案達到或超過數據手冊(ce) 參考曲線所示的性能。

圖8.ADP5054與(yu) µModule器件的PSU之間的AD9378相位噪聲性能比較，

測量條件：LO = 1900 MHz，PLL BW = 425 kHz，穩定性 = 8。

圖8比較了使用標準ADP5054電源的AD9378評估板相位噪聲結果與(yu) 使用LTM8063和LTM8074電源的同一評估板的結果。相比於(yu) ADP5054電源解決(jue) 方案，μModule電源解決(jue) 方案的性能略優(you) ，高出大約2 dB。如圖8和表2所示，由於(yu) 外部本振使用了低相位噪聲信號發生器，兩(liang) 種電源解決(jue) 方案的測量結果均顯著低於(yu) 數據手冊(ce) 規格。

表2.相位噪聲測量結果，LO = 1900 MHz

采用兩(liang) 種電源解決(jue) 方案的收發器的SFDR測量結果如表3所示，兩(liang) 種方案的性能相當，除了LO = 3800 MHz，這種情況下ADP5054的開關(guan) 紋波開始在載波信號輸出頻譜上產(chan) 生調製雜散，如圖9所示。

表3.ADRV9009收發器SFDR性能

圖9.發射器1載波信號和電源開關(guan) 頻率引起的雜散頻率。

測量條件：LO = 3800 MHz，Fbb = 7 MHz，–10 dBm。

結論

不同應用有不同要求，評估板的配電網絡可能需要進一步改進或改變。量化信號處理IC噪聲要求的能力為(wei) 電源設計或隻是優(you) 化現有電源解決(jue) 方案提供了更有效的方式。對於(yu) ADRV9009之類的高性能RF收發器，在PDN中設置噪聲注入以確定可容許多大電源噪聲，有助於(yu) 我們(men) 改進當前PDN的空間需求、效率和至關(guan) 重要的熱性能。請繼續關(guan) 注本電源係統優(you) 化係列的後續篇目。

（來源：ADI公司，作者：Pablo Perez, Jr.，高級應用工程師 ｜ John Martin Dela Cruz，應用工程師）