在PCB設計過程中，有一項重要的任務是從(cong) 發射和抗擾度這兩(liang) 個(ge) 角度去分辨哪些是關(guan) 鍵信號。對於(yu) 發射類，需要重點關(guan) 注的信號有，時鍾信號，高 dv/dt 或 高di/dt 信號，以及射頻RF信號等。對於(yu) 抗擾類，需關(guan) 注的重點信號有，複位、中斷和低電平模擬信號等。識別出這些信號後，請避免將它們(men) 靠近電路板邊緣進行布線。   

圖 1給出了一個(ge) 帶有關(guan) 鍵發射信號的示例。信號走線路徑靠近電路板右上角邊緣，而電路板右上角邊緣底下並無完整的參考平麵。由於(yu) 邊緣效應，關(guan) 鍵高速信號走線附近會(hui) 產(chan) 生擁有密集磁力線的磁場，產(chan) 生的噪聲磁場容易耦合到附近電路、外圍連接線纜或接插件等。   

圖1.電路板邊緣關(guan) 鍵信號的影響  

為(wei) 了盡量減少這種影響，在空間有限且走線不能改動的前提下，有以下2個(ge) 改善措施。如圖 2所示。電路板邊緣，走線底下鋪設完整參考平麵，並在頂層沿電路板邊緣添加一條額外的地走線，同時將地走線用過孔連接到中間層的參考平麵上。這樣，磁力線會(hui) 被包圍在 PCB 內(nei) 部，從(cong) 而減少了邊緣效應。   

圖2.如何最小化邊緣效應  

這裏準備了個(ge) 簡單的實驗來驗證關(guan) 鍵信號走線走在PCB板邊緣的危害。如圖 3 所示為(wei) 兩(liang) 個(ge) 雙麵板。   

圖3.實驗中PCB的基本描述  

兩(liang) 個(ge) 板情況如下：

1) 信號走線靠近電路板邊緣的底部且其下方沒有完整的參考平麵（上圖），以及 2) 信號走線遠離電路板邊緣，且底下具有完整參考平麵（下圖）。

具體(ti) PCB如圖 4 所示，其中我們(men) 的信號（數字時鍾信號）通過 K8.1接口引入，負載端R8.1位置接50歐姆電阻。通過跳線切換JP8.1和JP8.2連接器來選擇不同走線。   

圖4.實驗中的電路板  

圖 5 顯示了通過頻譜分析儀(yi) 近場探頭在 PCB 下方測量結果（測試數據在100MHz左右頻段雜波為(wei) 環境底噪）。通過下麵對比數據，能直觀地看出，信號走線靠近板邊（左）比信號走線遠離板邊（右）的諧波噪聲最多高出 20dB。 

圖5.走線靠近PCB板邊緣（左）和走線遠離PCB板邊緣（右）  

綜上所述，各位工程師朋友們(men) ，在分析EMC問題時請將關(guan) 鍵信號篩選出來，切勿將關(guan) 鍵信號走線布置在靠近電路板邊緣的位置。上述案例對比的是輻射發射類情況，但抗擾類模型同樣適用。

關(guan) 於(yu) 必威官方网站手机網

必威官方网站手机網是一個(ge) 電子方案開發供應鏈平台，提供從(cong) 找方案到研發采購的全鏈條服務。找方案，上必威官方网站手机網!在方案超市找到合適的方案就可以直接買(mai) ，沒有找到就到快包定製開發。必威官方网站手机網積累了一大批方案商和企業(ye) 開發資源，能提供標準的模塊和核心板以及定製開發服務，按要求交付PCBA、整機產(chan) 品、軟件或IoT係統。更多信息，敬請訪問https://www.interviewcrusher.com