8月3日消息，據THE ELEC報道，電子和電信研究所 (ETRI) 已成功開發出下一代小芯片技術。最大的特點是工藝數量相比現有chiplet工藝減少到1/3。ETRI 正準備通過與(yu) 海外半導體(ti) 公司合作將下一代小芯片技術商業(ye) 化。 

ETRI低碳集成技術創意實驗室負責人崔光成 (Choi Gwang-seong) 在 ELEC 於(yu) 2019 年 12 月在首爾驛三浦項大廈舉(ju) 辦的“半導體(ti) 混合接合會(hui) 議”上發表了主題為(wei) “Tiling Bonding 技術作為(wei) Chiplet 集成技術”的演講。 

Choi 表示：“（TSV 和混合鍵合）之間存在鮮為(wei) 人知的差距。10-40μm 區域對我們(men) 來說可能是一個(ge) 機會(hui) 。” 他補充道，“由於(yu) 使用矽中介層等並不能帶來生產(chan) 力，因此應該采用倒裝芯片接合。” 

ETRI 開發了“平鋪工藝”，這是一種下一代小芯片技術，旨在瞄準這一領域。在拚貼工藝中，將非導電薄膜 (NCF) 應用於(yu) 半導體(ti) 晶圓基板，並將芯片堆疊在晶圓上，就像將拚貼與(yu) 晶圓上製造的小芯片連接起來一樣。然後，對表麵進行激光照射，進行粘合和後固化過程。ETRI解釋說，應用瓷磚技術時，可以減少後處理所需的清洗、幹燥、塗層和固化等工序。

Choi總監表示：“（目前，對於(yu) 芯片堆疊），如果存在不良裸片（缺陷產(chan) 品）問題，我們(men) 會(hui) 采用晶圓上芯片（CoW），如果沒有不良裸片問題，我們(men) 使用晶圓對晶圓（WoW）。”存在一個(ge) 野場問題，並且（如果應用平鋪工藝）這兩(liang) 個(ge) 問題都可以解決(jue) ，”他介紹道。  

CoW 的缺點是需要大量時間來大規模生產(chan) 半導體(ti) ，因為(wei) 單個(ge) 芯片堆疊在晶圓上。WoW 是一種將晶圓堆疊在晶圓上的形式。可以生產(chan) 的半導體(ti) 類型有限，良率管理也很困難。在平鋪工藝的情況下，與(yu) 現有工藝相比，可以顯著縮短工藝時間，因為(wei) 它是一種設置一定規則並堆疊芯片的方法。此外，與(yu) WoW方法相比，可以提高成本和產(chan) 量。

最後，崔主任表示，“（可以應用瓷磚工藝的）市場現在正在開放”，“我們(men) 正在尋找合作夥(huo) 伴一起商業(ye) 化”。目前，據了解，ETRI正在與(yu) 海外主要半導體(ti) 公司I就平鋪工藝進行合作。